Разработка программной и аппаратной поддержки к методическим указаниям Программирование микроконтроллеров

ССИ цифры должны выводиться со скоростью 400 раз в секунду.

Рис. 1.10. Подключение к МК четырех ССИ.

1.4.3. Ввод с матричной клавиатуры.

Во многих приложениях требуется производить ввод данных с клавиатуры.

Это может быть реализовано при помощи отдельных кнопок, но такой подход

слишком расточителен с точки зрения использования линий ввода/вывода МК.

Лучшим решением является использование матричной клавиатуры, которая

представляет собой набор ключей, объединенных в ряды и столбцы (см. рис.

1.11).

Рис. 1.11. Подключение к МК матричной клавиатуры.

Для чтения состояния определенного ключа на столбец подается сигнал, а

затем считывается состояние рядов. Обычно ряды подключаются к высокому

потенциалу, а опрашиваемый столбец соединяется с землей. Если при

сканировании считывается низкий уровень сигнала, то это означает, что ключ

в данной позиции ряд-столбец замкнут. На рис. 1.11 показаны два МОП-

транзистора, которые используются для подключения столбцов к земле. Но в

некоторых МК выводы могут работать в режиме с открытым коллектором, и

следовательно имитировать работу этих транзисторов, делая их включение

ненужным.

Матричная клавиатура может быть расширена практически до любого

размера, используя при этом небольшое число выводов МК. Например, 104-

клавишная клавиатура ПК – это матрица, содержащая 13х8 ключей.

2. ОСОБЕННОСТИ ПОСТРОЕНИЯ И ФУНКЦИОНИРОВАНИЯ МИКРОКОНТРОЛЛЕРОВ ФИРМЫ

ATMEL СЕМЕЙСТВА AVR

2.1. Архитектура микропроцессорного ядра AVR-микроконтроллеров

Архитектура AVR была оптимизирована так, чтобы соединить достоинства

Гарвардской и Принстонской (Фон Неймана) архитектуры для достижения очень

быстрого и эффективного выполнения программ. Такая организация обеспечивает

высокую эффективность процессора при обработке данных.

Основной идеей всех RISC (Reduced Instruction Set Computer), как

известно, является увеличение быстродействия за счет сокращения количества

операций обмена с памятью программ. Для этого каждую команду стремятся

уместить в одну ячейку памяти программ. При ограниченной разрядности ячейки

памяти это неизбежно приводит к сокращению набора команд микропроцессора.

У AVR-микроконтроллеров в соответствии с этим принципом практически

все команды (исключая те, у которых одним из операндов является 16-

разрядный адрес) также упакованы в одну ячейку памяти программ. Но сделать

это удалось не за счет сокращения количества команд процессора, а путем

расширения ячейки памяти программ до 16 разрядов. Такое решение является

причиной богатства системы команд AVR по сравнению с другими RISC-

микроконтроллерами.

Организация памяти AVR выполнена по схеме Гарвардского типа, в которой

разделены не только адресные пространства памяти программ и памяти данных,

но также и шины доступа к ним. Для более углубленного понимания архитектуры

приведем две схемы (см. рис. 2.1 и 2.2).

Вся программная память AVR-микроконтроллеров выполнена по технологии

FLASH и размещена на кристалле. Она представляет собой последовательность

16-разрядных ячеек и имеет емкость от 512 слов до 64K слов в зависимости от

типа кристалла.

Разделение шин доступа (рис. 2.2.) к FLASH памяти и SRAM памяти дает

возможность иметь шины данных для памяти данных и памяти программ различной

разрядности, а также использовать технологию конвейеризации. Конвейеризация

заключается в том, что во время исполнения текущей команды программный код

следующей уже выбирается из памяти и дешифрируется.

Рис. 2.1. Архитектура AVR-микроконтроллеров.

Рис. 2.2. Структурная схема архитектуры процессора семейства AVR.

Для сравнения вспомним, что у микроконтроллеров семейства MCS-51

выборка кода команды и ее исполнение осуществляются последовательно, что

занимает один машинный цикл, который длится 12 периодов кварцевого

резонатора.

В случае использования конвейера приведенную длительность машинного

цикла можно сократить. Например, у PIC-микроконтроллеров фирмы Microchip за

счет использования конвейера удалось уменьшить длительность машинного цикла

до 4 периодов кварцевого резонатора. Длительность же машинного цикла AVR

составляет один период кварцевого резонатора. Таким образом, AVR способны

обеспечить заданную производительность при более низкой тактовой частоте.

Именно эта особенность архитектуры и позволяет AVR-микроконтроллерам иметь

наилучшее соотношение энергопотребление/производительность, так как

потребление КМОП микросхем, как известно, определяется их рабочей частотой

[9,11].

Программная модель AVR и система команд.

На рисунке 2.3 изображена программная модель AVR-микроконтроллеров,

которая представляет собой диаграмму программно доступных ресурсов AVR.

Центральным блоком на этой диаграмме является регистровый файл из 32

оперативных регистров (R0-R31) или как их обычно называют регистры общего

назначения (РОН). Все РОН непосредственно доступны АЛУ. Старшие регистры

(см. рис. 2.4.) объединены парами и образуют три 16-разрядных регистра,

предназначенных для косвенной адресации ячеек памяти (AVR без SRAM имеют

только один 16-битный регистр Z).

Рис. 2.3. Программная модель AVR-микроконтроллеров.

Регистровый файл, блок регистров ввода/вывода и оперативная память,

как показано на рис. 2.3, образуют единое адресное пространство, что дает

возможность при программировании обращаться к 32 оперативным регистрам и к

регистрам ввода/вывода как к ячейкам памяти, используя команды доступа к

SRAM (в том числе и с косвенной адресацией) [8].

Все арифметические и логические операции, а также часть операций

работы с битами выполняются в АЛУ только над содержимым РОН. Следует

обратить внимание, что команды, которые в качестве второго операнда имеют

константу (SUBI, SBCI, ANDI, ORI, SBR, CBR), могут использовать в качестве

первого операнда только регистры из второй половины РОН (R16-R31). Команды

16-разрядного сложения с константой ADIW и вычитания константы SBIW в

качестве первого операнда используют только регистры R24, R26, R28, R30.

Рис. 2.4. Регистровый файл или РОН.

Во время выполнения арифметических и логических операций или операций

работы с битами АЛУ формирует те или иные признаки результата операции, то

есть устанавливает или сбрасывает биты в регистре состояния SREG (Status

Register) (см. рис. 2.5).

Признаки результата операции могут быть затем использованы в программе

для выполнения дальнейших арифметико-логических операций или команд

условных переходов.

Адресация регистров ввода/вывода и памяти SRAM.

Регистры ввода/вывода, также изображенные на рис. 1, представляют

собой набор регистров управления процессорного ядра и регистров управления

и данных аппаратных узлов AVR-микроконтроллера. Регистрами ввода/вывода

являются регистры SREG, MCUSR и указатель стека SPH:SPL а также регистры,

управляющие системой прерывания микроконтроллера, режимами подключения

EEPROM памяти, сторожевым таймером, портами ввода/вывода и другими

периферийными узлами. Изучение данных регистров удобно выполнять

одновременно с изучением конкретного периферийного узла.

Все регистры ввода/вывода могут считываться и записываться через РОН

при помощи команд IN, OUT (см. группу команд передачи данных приложение 1).

Регистры ввода/вывода, имеющие адреса в диапазоне $00 - $1F (знак $

указывает на шестнадцатеричную систему счисления), обладают возможностью

побитовой адресации. Непосредственная установка и сброс отдельных разрядов

этих регистров выполняется командами SBI и CBI (см. группу команд работы с

битами приложение 1). Для признаков результата операции, которые являются

битами регистра ввода/вывода SREG, имеется целый набор команд установки и

сброса. Команды условных переходов в качестве своих операндов могут иметь

как биты-признаки результата операции, так и отдельные разряды побитно

адресуемых регистров ввода/вывода.

На рис. 2.3 показано распределение адресов в едином адресном

пространстве. Младшие 32 адреса ($0 - $1F) соответствуют оперативным

регистрам т.е. РОН. Следующие 64 адреса ($20 - $5F) зарезервированы для

регистров ввода/вывода. Внутренняя SRAM у всех AVR начинается с адреса $60.

Таким образом, регистры ввода/вывода имеют двойную нумерацию. Если

используются команды IN, OUT, SBI, CBI, SBIC, SBIS, то следует использовать

нумерацию регистров ввода/вывода, начинающуюся с нуля (назовем ее

основной). Если же к регистрам ввода/вывода доступ осуществляется как к

ячейкам памяти, то необходимо использовать нумерацию единого адресного

пространства оперативной памяти данных AVR. Очевидно, что адрес в едином

адресном пространстве памяти данных получается путем прибавления числа $20

к основному адресу регистра ввода/вывода.

Для хранения оперативных данных программист, кроме РОН, может

использовать внутреннюю и внешнюю (если они имеются) блоки SRAM (см.

рис. 2.3).

Работа с внешней SRAM может быть программно разрешена/запрещена

установкой/сбросом бита SRE в регистре ввода/вывода MCUSR.

Операции обмена с внутренней оперативной памятью AVR-микроконтроллер

выполняет за два машинных цикла. Доступ к внешней SRAM требует одного

дополнительного цикла на каждый байт по сравнению с внутренней памятью.

Кроме того, установкой бита SRW в регистре ввода/вывода MCUSR можно

программно увеличить время обмена с внешней SRAM еще на один дополнительный

машинный цикл ожидания.

Выполнять арифметико-логические операции и операции сдвига

непосредственно над содержимым ячеек памяти нельзя. Нельзя также записать

константу или очистить содержимое ячейки памяти. Система команд AVR

позволяет лишь выполнять операции обмена данными между ячейками SRAM и

оперативными регистрами. Достоинством системы команд можно считать

разнообразные режимы адресации ячеек памяти. Кроме прямой адресации имеются

следующие режимы: косвенная, косвенная с пост-инкрементом, косвенная с пре-

декрементом и косвенная со смещением.

Поскольку внутренняя и внешняя SRAM входят в единое адресное

пространство (вместе с оперативными регистрами и регистрами ввода/вывода),

то для доступа к ячейкам внутренней и внешней памяти используются одни и те

же команды.

Следует отметить, что регистры ввода/вывода не полностью используют

отведенные для них 64 адреса. Неиспользуемые адреса зарезервированы для

будущих применений, дополнительных ячеек памяти по этим адресам не

существует.

Программный счетчик и стек

В ячейках оперативной памяти организуется системный стек, который

используется автоматически для хранения адресов возврата при выполнении

подпрограмм, а также может использоваться программистом для временного

хранения содержимого оперативных регистров (команды PUSH и POP). В начале

любой программы необходимо инициализировать стек программными средствами,

т.е. занести в Указатель Стека (Stack Pointer) начальное значение, равное

самому старшему адресу ячейки в оперативной памяти. Микроконтроллеры, не

имеющие SRAM, содержат трехуровневый аппаратный стек.

Следует иметь в виду, что если стек располагается во внешней SRAM, то

вызовы подпрограмм и возвраты из них требуют двух дополнительных циклов,

если бит SRW не установлен, и четырех, если установлен.

Размер стека, организуемого в оперативной памяти, ограничен лишь

размерами этой памяти. Если микроконтроллер содержит на кристалле 128 байт

внутренней SRAM и не имеет возможности подключения внешней SRAM, то в

качестве указателя вершины стека используется регистр ввода/вывода SPL.

Если есть возможность подключения внешней памяти или внутренняя память

имеет размеры 256 байт и больше, то указатель стека состоит из двух

регистров ввода/вывода SPL и SPH.

При занесении числа в стек автоматически выполняются следующие

действия:

1. Число записывается в ячейку памяти по адресу, хранящемуся в указателе

стека. (SPH:SPL) число.

Таким образом, стек растет от старших адресов к младшим, поэтому,

учитывая, что начальное значение указателя стека после сброса равно нулю,

программист AVR обязательно должен в инициализирующей части программы

позаботиться об установке указателя стека, если он предполагает

использовать хотя бы одну подпрограмму.

Кроме оперативной памяти программно доступными ресурсами

микроконтроллера являются энергонезависимые, электрически программируемые

FLASH и EEPROM блоки памяти, которые имеют отдельные адресные пространства.

Младшие адреса памяти программ имеют специальное назначение. Адрес

$0000 является адресом, с которого начинает выполняться программа после

сброса процессора. Начиная со следующего адреса $0001, ячейки памяти

программ образуют область векторов прерывания. В этой области для каждого

возможного источника прерывания отведен свой адрес, по которому (в случае

использования данного прерывания) размещают команду относительного перехода

RJMP на подпрограмму обработки прерывания (см. рис. 2.3). Следует помнить,

что адреса векторов прерывания одних и тех же аппаратных узлов для разных

типов AVR могут иметь разное значение. Поэтому для обеспечения

переносимости программного обеспечения удобно, так же как и в случае с

регистрами ввода/вывода, использовать символические имена адресов векторов

прерывания, которые определены в соответствующем inc-файле.

EEPROM блок электрически стираемой памяти данных AVR предназначен для

хранения энергонезависимых данных, которые могут изменяться непосредственно

на объекте. Это калибровочные коэффициенты, различные установки,

конфигурационные параметры системы и т. п. EEPROM-память данных может быть

программным путем как считана, так и записана. Однако специальных команд

обращения к EEPROM-памяти нет. Чтение и запись ячеек EEPROM выполняется

через регистры ввода/вывода EEAR (регистр адреса), EEDR (регистр данных) и

EECR (регистр управления).

Регистр состояния.

Регистр состояния – SREG является частью пространства ввода/вывода и

расположен по адресу $3F. В нем устанавливаются признаки результата

арифметических операций. Отдельные биты регистра имеют следующее назначение

(см. рис. 2.5)

Рис. 2.5. Регистр состояния SREG (Status Register).

Рассмотрим некоторые из признаков:

. Бит 0 – С (carry) Флаг переноса. Устанавливается, если во время

выполнения операции был перенос из старшего разряда результата;

. Бит 1 – Z (zero) Флаг нулевого результата. Устанавливается, если

результат операции равен 0;

. Бит 2 – N Флаг отрицательного результата. Устанавливается, если MSB

(Most Significant Bit - старший бит) результата равен 1 (правильно

показывает знак результата, если не было переполнения разрядной сетки

знакового числа);

. Бит 3 – V Флаг переполнения дополнения до двух. Устанавливается, если во

время выполнения операции было переполнение разрядной сетки знакового

результата;

. Бит 4 – : Бит знака, S = N XOR V. Бит S всегда равен исключающему ИЛИ

между флагами N (отрицательный результат) и V (переполнение дополнения

до двух). Правильно показывает знак результата и при переполнении

разрядной сетки знакового числа;

. Бит 5 – H Флаг половинного переноса. устанавливается, если во время

выполнения операции был перенос из 3-го разряда результата.

. Бит 6 - T: Хранение копируемого бита. Команды копирования битов BLD (Bit

LoaD) и BST (Bit STore) используют этот бит как источник и приемник

обрабатываемого бита. Бит из регистра регистрового файла может быть

скопирован в T командой BST, бит T может быть скопирован в бит

регистрового файла командой BLD.

. Бит 7 - I: Общее разрешение прерываний. Для разрешения прерываний этот

бит должен быть установлен в единицу. Управление отдельными прерываниями

производится регистром маски прерываний - GIMSK/TIMSK. Если флаг сброшен

(0), независимо от состояния GIMSK/TIMSK, прерывания не разрешены. Бит I

очищается аппаратно после входа в прерывание и восстанавливается

командой RETI, для разрешения обработки следующих прерываний.

Прерывания.

Описать, что происходит внутри процессора во время выполнения

прерывания очень просто. Если произошел запрос прерывания, и флаг I в

регистре состояния установлен в 1, то адрес следующий команды сохраняется в

стеке, а выполнения программы продолжается с адреса, хранящимся в

соответствующем векторе прерывания. Когда запрос прерывания получен, и

программа перешла по этому вектору (адресу), флаг I сбрасывается в 0, чтобы

предотвратить возможность вызова нового прерывания во время обработки

текущего прерывания.

Флаг I будет снова установлен в 1 в конце обработчика прерывания,

когда выполняется команда возврата RETI. Он также может быть установлен в 1

в процессе обработки (после сохранения контекстовых регистров), чтобы

разрешить вложенные прерывания. Средние и старшие модели AVR могут

обрабатывать столько вложенных прерываний, на сколько хватит объема стека

для хранения содержимого счетчика команд и регистров контекста. Младшие

модели имеют ограниченный объем стека (три позиции), который может быстро

переполниться при выполнении вложенных прерываний или подпрограмм.

2.2. Аппаратные средства AVR.

Страницы: 1, 2, 3, 4, 5, 6, 7, 8