Методы уменьшения шумов и повышения помехоустойчивости электронных устройств

Multibus,магистрали которых содержали 16,а затем и 20 адресных линий,что

обеспечивало емкость системы около 1млн.адресов.

Потребовались и новые функции в логическом протоколе. Некоторые из

процессорных модулей выполняли самые важные задачи в системе,а другие

включались в работу реже, поэтому пришлось устанавливать приоритеты модулей

на право занятия магистрали,а также разрешать конфликтные ситуации,когда 2

или больше модулей одновременно пытаются занять магистраль.

Для этого потребовались дополнительные линии.Чтобы ограничить общее

количество линий,стали использовать одни и те же линии для передачи как

адресов, так и данных:сначала передавали адрес(несколько битов которого

являются адресом модуля),а затем линии переключали на регистр данных.Эти

новшества заложили основы магистрально-модульных многопроцессорных

информационно-измерительно-управляющих систем-МММИИУС.

Что было дальше.

Для завоевания мирового рынка Motorola быстро перевела свою систему на

европейские конструктивы,назвав ее Versabus Module EuropeBus,сокращенно

VME,а Intel в европейских же конструктивах выпустил новую систему Multibus-

2,использовав новшества,реализованные в системе Fastbus,созданной

ядерными электронщиками США к 1982г.Во всех трех системах слова адреса и

данных увеличены до 32х разрядов,что обеспечило емкость общей памяти

системы в 4 млрд.адресов.

VME первой вышла на международный рынок,а более совершенная система

Multibus-2 опоздала и не получила должного распространения,хотя эту

аппаратуру начали выпускать более 100 фирм.Аппаратуру VME и ее улучшенные

модификации выпускают более 300 фирм в разных странах,несмотря на

архаичность базовой структуры системы.В России собирают модули VME,но на

иностранных комплектующих и в небольших объемах.

В ПЭВМ также есть магистраль,обслуживающая процессор,

платы памяти и устройства ввода-вывода информации.В компьютере PS/2 фирмы

IBM к магистрали "Microchannel" могут быть присоединены до восьми 16-

разрядных процессорных модулей или до четырех 32-разрядных модулей.

Архитектура "Microchanne" специализирована на структуру микропроцессоров

Intel.

В стандарте Fastbus была определена локальная информационная сеть

произвольной конфигурации,работающая в логическом протоколе,впервые едином

для модулей, крейтов и сети.Скорость передачи информации через магистраль

доведена до рекордного на те времена значения 80 Мбайт/сек.,для этого

длительность фронтов импульсов пришлось уменьшить до 10 нс-

в 10 раз короче,чем в системе КАМАК.

Развитие МАГИСТРАЛЬНО-модульных систем завершает разработка с громким

названием Futurebus("магистраль будущего")по стандарту США 1991г.В этой

системе сделано одно принципиальное добавление,учитывающее особенность

многопроцессорных компьютеров.В таких системах каждый микропроцессор имеет

в своем распоряжении вспомогательную кэш-память.Во время выполнения

параллельных программ у одного из процессоров появляется промежуточный

результат, необходимый другим процессорам для дальнейшей работы.Этот

результат нужно быстро передать в кэш-памяти нуждающихся

процессоров.Процедура таких передач как раз и предусмотрена в стандарте

Futurebus.

Отказ от магистрали-переход к РСИ.

Прогресс технологии микроэлектроники привел к тому,что в наше время

размеры элементов в микросхемах

(транзисторов,резисторов,конденсаторов)удалось уменьшить до 0.6-0.8 мкм,а

число элементов в одном кристалле увеличить до нескольких

миллионов.Например,микропроцессор Pentium cодержит 3 млн.

транзисторов,имеет соственную встроенную кэш-память и работает с частотой

до 100 Мгц. Если несколько таких процессоров подсоединить к одной

магистрали общего пользования,то их работа становится

неэффективной:процессор,

быстро подготовивший промежуточный результат,занимает магистраль для

передачи данных другому процессору,а остальные процессоры вынуждены

простаивать в течение относительно медленной передачи.Магистраль,бывшая в

70-80х г.г. верхом достижений,к концу 80х годов стала узким местом,нужно

было искать новое решение.

Специалисты,создававшие Fastbus и Futurebus+,в 1988 г. объединились для

создания системы,способной решить новые задачи.Была начата разработка

стандарта,известного сейчас как ANSI/IEEE Std 1596-1992 Scalable Coherent

Interface-SCI,в русском переводе-Расширяемый Связный Интерфейс,РСИ.

рис.4.Модель узла РСИ. [pic]

Принцип магистрали общего пользования был отклонен в начале

исследований.Решили,что в новой системе узлы следует соединять

индивидуальными связями,причем информация должна передаваться по каналам

связи только в одном направлении.Узел получает информацию из входного

канала в дешифратор адреса.Если сообщение адресовано данному узлу,оно через

дешифратор поступает в промежуточную память FIFO с очередью типа "первым

вошло-первым вышло" и далее проходит на прикладные схемы узла для

обработки,например,

микропроцессорами и транспьютерами.Если сообщение адресовано другому

узлу,оно через проходную FIFO и переключатель передается в выходной канал к

следующему узлу.Если ранее уже началась выдача обработанной информации из

выходной FIFO,передача проходящей информации задерживается до окончания

выдачи. Можно заметить,что узлы РСИ действуют подобно железнодорожному

узлу:если со станции выходит поезд и выходной путь занят,то приходящий

поезд направляют на запасной путь для отстоя;если же состав адресован

именно этому узлу,то его вагоны сортируют и подают на разгрузочные пути.

Последний из цепочки узлов РСИ соединяется с первым узлом-образуется

колечко из нескольких узлов связей.

Наименьшее колечко состоит из 2х узлов.Кольцеобразная структура позволяет

любому узлу получать подтверждение в приеме своего сообщения.Для этого

адресованный узел сразу же после приема сообщения вырабатывает эхо-

сообщение и передает его в выходной канал,чтобы оно прошло по колечку к

узлу,

вызвавшему первичное сообщение.Предусмотрены специальные узлы-

агенты,имеющие выходы на боковые каналы, для соединения с другими колечками

иными устройствами, выполняемыми в других стандартах.При помощи

интерфейсных агентов конкретная система может быть расширена добавлением

новых колечек с образованием сети произвольной конфигурации.РСИ является

открытой системой, все составляющие которой работают в едином логическом

протоколе и не требуют чуждых интерфейсов.

[pic]

рис.5.Применение системы РСИ.

У-узел РСИ,А-агент,М-агент-мост,П-агент-переключатель,

РС-рабочая станция в стандарте РСИ,VME-крейт VME,

ПК-персональный компьютер,

ПКР-персональный компьютер в стандарте РС,

Э-сеть Ethernet.

Слово "связный" в названии системы означает,что в стандарте предусмотрены

логические средства для образования связной группы кэш-памятей,получающих

идентичную обновленную информацию.Связность устанавливается программно при

помощи кодов-указателей адресов тех узлов,которые должны войти в связную

группу. Затем процессор,создавший новую информацию,

быстро выполняет ее запись в основную память и в группу кэшей.

[pic]

рис.6.Запомининие в кэшах связной кэш-строки при помощи

кодов-указателей адресов.

Система РСИ-модульная,но не магистральная.Поскольку магистраль общего

пользования в ней не понадобилась,из аббревиатуры МММИИУС исчезла одна

буква М.Физический облик ММИИУС в стандарте РСИ может быть очень

разнообразным:от персональной рабочей станции до

суперкомпьютера,содержащего тысячи микропроцессоров,и транспьютеров;от

одиночного персонального компьютера в комнате до информационной сети

протяженностью десятки километров,объединяющей множество компьютеров и

измерительно-управляющих устройств.Для компоновки аппаратурных систем в

стандарте определены каналы связи 2х типов.Для передачи сообщений между

модулями в стандартизованном каркасе служат 18 параллельных печатных линий

на задней плате.Передачи между обособленными узлами выполняются

последовательными кодами-по коаксиальному кабелю на расстоянии десятки

метров или по оптоволоконному кабелю на километры и более.Скорости передач

рекордные:при параллельной передаче 1 Гбайт/сек на частоте 250 МГц,при

последовательной-1 Гбит/сек.

Объем полного адреса-64 разряда,причем наиболее значимые 16 разрядов

выражают адрес узла в целом,поэтому в аппаратурной системе максимальное

число узлов может быть равно 2[pic] =65536.Остальные 48 разрядов определяют

допустимое число адресов в каждом узле-около 280 трлн. Если в каждом адресе

хранить стандартное 64-разрядное слово данных,то максимальный объем

информации в узле составит 1.8 трлн.

авторских листов по 40.000 знаков или 3.8 млрд.книг "Советский

Энциклопедический словарь".На практике полный объем памяти не

используют,но запас нужен для удобства программирования.Стандартом

предусмотрены и малые дешевые системы с 32-разрядным адресом.В 1995 г. РСИ

стал международным стандартом,он принят в качестве базовой системы в ВВС

США и в ВМФ США и Канады.Благодаря агентам-мостам аппаратура РСИ будет

соединена со старыми магистрально-модульными системами и уже существующими

сетями.

Говоря языком рекламы,РСИ-мост в ХХ1 век-век информатики,основанной на

модульных открытых информационных сетях.

Симметричная многопроцессорная обработка.

Еще один пример фундаментальной компьютерной технологии,которая от

уникальных вычислительных систем проложила себе путь к относительно

массовым и недорогим платформам, используемым в локальных вычислительных

сетях,-симметричная многопроцессорная обработка(Symmetric MultiProcessing-

SMP).

Сущность SMP

По сути,для многопроцессорной обработки всегда требуются и соответствующие

аппаратные платформы,и операционные системы(ОС).Однако ОС могут

использовать многопроцессорные платформы несколькими различными способами.

При асимметричной многопроцессорной обработке процессы прикладных

программ назначаются конкретному процессу на аппаратной платформе.Нити

каждого процесса должны ждать, пока назначенный им процессор не

освободится.Такой метод, как правило,менее эффективен,чем симметричный

метод.

Симметричная многопроцессорная обработка предполагает,что все процессоры

имеют одинаковые возможности.

В SMP-модели нагрузка динамически распределяется между

процессорами,так что невозможна ситуация,в которой одни ЦП перегружены,в то

время,как другие ничем не заняты.

Есть 2 общие реализации SMP,известные как сильносвязанная и

слабосвязанная.Сильносвязанная базируется на схеме,согласно которой

процессоры совместно используют данные из совокупности общих

ресурсов,прежде всего,из общей памяти.

Слабосвязанные системы используют механизм обмена сообщениями между

процессами для совместного использования ресурсов,когда это необходимо.В

некоторых слабосвязанных системах каждый процессор может даже иметь свой

собственный контроллер диска и другие подсистемы.

Чтобы полнее воспользоваться преимуществами SMP при организации

многозадачности,выполнение нитей процесса контролируется с помощью

приоритетных прерываний.

Приоритетное прерывание позволяет ОС поддерживать контроль над

программами:какую программу и когда запускать,так что сбившиеся программы

не могут поработить систему и вызвать проблемы.

Основным преимуществом такой архитектуры является то, что прикладные

программы имеют в своем распоряжении столько ЦП,сколько имееется в наличии

у сервера.Т.к. ОС занимается планированием работы процессоров,прикладным

программам нет

необходимости знать о количестве имеющихся процессоров.ОС назначит каждую

нить первому свободному процессору.

Программа-планировщик в ядре ОС позволяет распределять нагрузку и в

конечном итоге выполнять программы точно с той же скоростью,с какой

несколько ЦП могуут с ними справиться.

Масштабируемость.Конфликты на шине.

Часто встречающиеся словосочетания типа "несколько

процессоров","многопроцессорные системы" и т.п. наводят на вопрос,можно ли

сказать,чему равно оптимальное число

процессоров в системе?

Необходимо иметь в виду,что эффективность не растет линейно при

добавлении еще одного процессора.Вернее,она растет линейно с увеличением

числа процессоров только до тех пор,пока не наступают ограничения,связанные

с проблемами соединения с общей шиной.Согласно известному предположению

Минского для широкого класса алгоритмов конфликт между N процессорами с

коллективным распределением ресурсов,

соединенными с общей шиной, ограничивает повышение производительности

величиной log2N.

Современные конструкторы "суперкомпьютеров" использовали ряд параллельных

структур и достигли повышения производительности в соответствиис законом

Амдала:N/log2N.

Рассмотрим подробнее суть конфликтов на шине.Сетевая ОС должна управлять

каждым процессором и,следовательно, взаимодействием процессора с

внутренними вызовами и периферийными устройствами на

шине(поэтому,собственно,

производительность и не растет линейно).Когда нить в однопроцессорной

системе не может более выполняться до осуществления некоторого

условия,процессор маскирует программное прерывание так,что никакой другой

процесс не может воспользоваться данным ресурсом.Затем он сохраняет

состояние нити,чтобы выполнение кода могло возобновиться при осуществлении

условия.

В системе с одним процессором маскированное прерывание предотвращает

использование процессором ресурса.Кроме того,достаточно просто сохранять

описание уровней прерывания и масок,контролирующих доступ к структурам

данных ОС.С добавлением каждого нового процессора эта задача становится все

более трудной.ОС для SMP-платформы должна уточнить,что только один

процессор в данный момент выполняет сегмент кода,который меняет глобальную

структуру данных.Словом,в SMP-среде этот механизм (маскированное

прерывание) не гарантирует,что различные процессы не будут иметь доступа к

тому же самому ресурсу через другое прерывание.

Для управления прерываниями между процессорами иногда

используется(например,Windows NT Advanced Server)метод взаимоблокировки.По

сути,взаимоблокировка является программной процедурой,которая блокирует

доступ второго

процессора к уже занятому ресурсу.Такой метод позволяет предотвратить порчу

процессорами глобальных структур данных,однако при непродуманной реализации

он может привести к тому,что процессоры будут бездействовать в течение

длительного периода,ожидая освободившийся замок блокировки.

По мере добавления новых процессоров к системе накладные расходы на

управление конфликтами возрастают,и это уменьшает отдачу от

ОС,ориентированных на симметрично-многопроцессорную обработку.Это

обстоятельство по идее будет как сейчас,так и впредь ограничивать число

процессоров,

которое оправдано установить в SMP-платфорфу.

Действительно,наиболее узким местом,как установлено,является системная

шина,а ее пропускная способность,несмотря на все

нововведения, только-только поспевает за ростом

производительности ЦП,а тут еще надо справиться с ростом их числа.

Спецификация многопроцессорных систем компании Intel.

На основе вышеизложенного можно получить некоторое представление о

многопроцессорных(МП) системах,в частности,о SMP-платформах.В качестве

конкретного примера использования многопроцессорных систем рассмотрим их

спецификацию,

предложенную компанией Intel(MPS-MultiProcessor Specification

V.1.1).Главная цель спецификации-определить стандартный интерфейс для

многопроцессорных платформ,который позволит расширить область применения

PC/AT-платформ по сравнению с традиционными платформами,в то же время

сохраняя полную совместимость с PC/AT на уровне программ(термин "PC/AT-

совместимость" используется,чтобы характеризовать

компоненты,видимые(доступные)для программных средств).

Сердцем спецификации являются структуры данных, определяющие конфигурацию

МП-системы.Эти структуры данных создает ВIOS,в известном формате

представляя аппаратные средства стандартным драйверам устройств или Уровню

Изоляции Аппаратуры(HAL-Hardware Abstraction Layer)ОС. Спецификация

определяет задаваемые по умолчанию конфигурации аппаратуры,и в целях

большей гибкости определяет расширения для стандартного BIOS.

[pic]

рис.7.Концептуальные понятия.

1.Операционная система

2.Уровень абстрагирования от аппаратных средств

3.BIOS МП-системы

4.Структуры данных,задающих конфигурацию МП-системы

5.Аппаратные средства

В спецификации рассматриваются следующие вопросы:

-создание на основе PC/AT-платформ многопроцессорных систем, которые

могут исполнять существующие программы для однопроцессорных и

многопроцессорных микроядерных ОС.

-поддержка APIC(МП-контроллера прерываний)для обработки симметричного

ввода-вывода.

-возможность использовать BIOS с минимальной настройкой на конкретную

МП-систему.

-таблица факультативных МП-конфигураций с информацией о конфигурации.

-включение ISA и других промышленных стандартов на шины, такие,как

EISA,MCA,VL и PCI в МП-совместимые системы.

-требования,обеспечивающие прозрачную(для программного

обеспечения)реализацию вторичной шины кэша и памяти.

Минимальный набор аппаратных средств,который необходим для реализации МП-

спецификации,таков:

-один или несколько процессоров,по набору команд совместимых с

архитектурой семейств процессоров Intel 486 и Pentium;

-один или несколько контроллеров APIC на процессорах Pentium 735/90

или 815/100;

-прозрачные для программ подсистемы кэшей и лбщей памяти;

-видимые для программ компоненты PC/AT-платформ.

Документ также определяет свойства МП-систем,видимые для BIOS и ОС.Однако

надо учитывать,что по мере развития технологии выполняемые BIOS функции

могут изменяться.

Общая структура МП-системы

При построении многопроцессорной архитектуры может использоваться одна из

нескольких концептуальных моделей соединения вычислительных элементов,а

также множество схем взаимосвязи и вариантов реализации.

На рисунке показана общая структура МП-системы,построенной на основе

Страницы: 1, 2, 3